# ⑩公開特許公報(A)

昭56—92573

⑤Int. Cl.<sup>3</sup> G 09 F 9/30 G 02 F 1/133

H 01 J 17/48

1/17

庁内整理番号 7013-5C 7348-2H 7267-2H

7520-5C

❸公開 昭和56年(1981)7月27日

٠,

発明の数 1 審査請求 未請求

(全 7 頁)

❷表示パネル

即特

願 昭54—169935

②出 願 昭54(1979)12月26日

⑫発 明 者 富樫清吾

所沢市大字下富字武野840シチ

識別記号

ズン時計株式会社技術研究所内

の出 願 人 シチズン時計株式会社

東京都新宿区西新宿2丁目1番 1号

個代 理 人 弁理士 金山敏彦

.

4

1. 発明の名称

表示パネル

#### 2. 特許請求の範囲

(1) 小なくとも複数の行電極と、複数の列電便と、 該行電極及び列電極の交差する位置に対応して配 置された複数のスイッチング素子及び表示要案よ りなる表示パネルに於いて、上記スイッチング素 子はマープフェールを施された半導体部を含ん でなる事を特徴とする表示パネル。

(2) スイッチング案子に含まれる半導体部はCV D法により形成された多結晶性シリコン膜に 動き級もKi3化 デニールを施したシリコン膜である事を特徴 とする特許清水の範囲第1項記載の表示パネル。

3. 発明の詳細を説明・・・

本発明は各表示要素にスインチング条子が接続されたスインチング条子内蔵方式の表示パネルの 特性の改善に関する。

液晶の電気光学効果( L C D ) や、エレクトロルミネツセンス( B L )、エレクトロークロミズ

ム(EC;)、螢光体のブラズマ励起(PDP)や 電子線励起(FL)による発光効果等の電気的に 駆動可能を表示装置は、腕時計、電卓、計器等を 初め広く電子機器に適用され、将来は小型テレビ や各種端末機器等にも応用されると見られている。 中でも、小型テレビ等の様に高い表示出度が必要 となる場合には、表示要素をマトリクス的に配値 し、行電値及び列電極で駆動するマトリクス駆動 方式が使われる。しかし、例えば液晶やBC、BL 符の様にクロストークが大きくてマトリクス駆動 が雌しい表示装置では各表示要素にスイッチング 桌子を付属させクロストークを妨止する方式がと られる。との方式がスインチング素子内蔵方式で あり、 A. J. Lechner等により選案され(多照 Proc. I E E E v ol. 5 9 Nov . 1971 . P1566 ~79)研究も盛んである。

以上のようなスイッチング案子内蔵方式による 表示装置は多くの特徴を有する。以下、被晶を用いた場合を例にとり説明すると、プラウン管(C RT)並の高密度表示が可能であり、しかも低電

(2)

圧、低電力で動作し、舞製化、小型化が可能であ る等、数多くの技所を持つている。

本発明の説明に先立ち、スイッチング素子内蔵 方式について簡単に説明する。第1 図は液晶を用 いた場合の炎示部の回路配置図である。 ※(X)~ Xn) は列電帳、Y (Yn ~Ym ) は行電値であり両低 優に接続したスインチング業子Sと表示要素LC がマトリクス的に配置されている。第2凶は表示 装置全体のプロジク図であり、1が第1図に対応 する表示部、2は行電極トライバ、3は列電極ト ライバ、 4 は表示情報収理回路、 5 はクロック回a 路である行電値には行電極ドライバから線順次方 式の制御信号が印加され、各行が順次選択される。 選択電圧Von、非選択電圧Voffとして、Vonが スイッチング素子の制御電徑(ゲート)に印加さ れると導通となり、その時に列電極トライパより 各列電優に印加されている表示信号が表示要素に 書き込まれ、その他の期間では制御塩ಁ液には Voff が印加され書き込まれた信号を保持する。

以上の様にスイッチング素子内蔵方式は原理的。

板で表示パネルを狭む必要がある事から基板の透 明性が要求される。。

②のスイッチング特性は特に重要である。実用 化に際して満足すべき基準は2つある。第11 は表 示部を表示パネル上に構成し得る為の基準、第2 には周辺回路部を表示パネル上に構成し得る為の 基準である。第1の基準は表示を成立させる為の 最低基準に対応する。第1の基準は満たすが第2。 の基準には達しない場合には、周辺回路は表示パー オルの外部に設けねばならない。 電極数が計数百. 本以上となると周辺回路と表示パネルの相互接続、 が大きな問題となり、構成が複雑になつたり、回 路を必要以上のチンプ数で構成しなくてはならな くなる等の幣害が生ずる。周辺回路の一部又は全 部を表示パネル上に形成する事により、これらの 問題は解消される。以上のように、第1の基準の みならず第2の基準も満たす事が望ましい。

第1の基準は次の点により決定される。

可能な事。(十分に小さなオン抵抗 Ron(Von)) ち上述1、2の条件を満足すればパネル塔叡可能

にクロストークが存在せず、又表示要素数の制限 も無い極めて優れた方式である。しかし現状では 奥用化には至つていない。奥用化を阻容している 最大の問題点はスインチング案子の性能及び製造 性にある。本発明はスインチング素子内放方式に 適した優れたスイッチング素子を有する表示パネ ルを提供するものである。

スインチング第子的成方式に用いるスイッチン ク案子には次の点を満足する必要がある。

- ①透明基板 (例;ガラス板、石英板 etc)上に 形成可能な事。
- ②使れたスイッチング特性 (Ron(Von)、Roff ( Voff) )
- ③大面積に特性ムラや欠陥の無い素子群が安定 して簡単なプロセスで形成できる事。

Dは特に液晶や BC 等の如く表示パネル自体は 透明である必要のある表示装御について重要であ る。例えば、現在液晶表示装置の主流はツイステ ンド・ネマチック(TN)方式と呼ばれる方式で あり、TN方式では透過型、反射型を問わず温光

②,非選択期間中に書き込まれた信号の保持の 可能な事。(十分に大きなオフ抵抗Roff(Vuf.

・・〇、選択電圧Von、及び非選択低圧Voffが余 り大きくない事。

各表示型素の容量 Cleと浮遊容量 C。 の和を C、 プレイム周波数をF、行電値の数をコとする。ス インチング時間 ts は Ron × C、一行を選択する 時間!は1/(F×m)よりも小さいから、@の条 件 ts<t は

· となる。一方、非選択期間は( m - 1 ) / (F×m) ~ 1 / F、保持時間はRoff × Clcであり、图の : .

となる。〇の条件は電源や周辺回路にもよるが小。 さければ小さい程好ましい。

第2の基準は表示パネル上に塔 載する周辺回路 の種類により異なる。第2回で行電極駆動回路 2 ④,選択期間中に表示信号の書き込み、消去の はパルス巾もの制御信号を発生するだけであるか

である。列は橿脳動回路3は一般に表示情報処理 回路3より送られるシリアル信号をベラレル信号 に変換して表示部列電極に合いて大き、の 回のシリアル・ベラレル(SP)変換に使える期間はSP(選択期間により大きくはとれず、回路なら 成を簡略化すれば更にはSPを小さくとのはならない。列電極数をホ、シリアル信号線数をよって ると、SP変換回路中のスイッチング業子の応答 時間Ron×C\*は

 $R_{on} imes C^* imes t_{sp} imes (s/n)$ となる。前述の如く $t_{sp} imes t$ 、t imes 1 / F imes m I b $R_{on} imes s/(F imes m imes n imes C^*) ……(3)$ 

となる。以上より列電極回路をパネル上に搭載するには少なくとも3の条件を満足しなくてはならない。

③の条件も実用化に於いては極めて重要である 風 L S I 等の回路技術が小面積集積化による大容量化を目差すのに対し、スインチング素子内蔵方式の表示パネルは回路技術としては大面積低密度

(7)

Comber、W、E. Spear etal Eiectronics Letter: 15、P179(1979))がなされている。しかし、CdSe、αーSi 共に前記②、③ の条件を満たすに至つていない。

第3図はCdSe 実線、 a - Si破線による薄膜ト ランジスタのスインチング特性であり、機能はゲ ート電圧Ve 、縦軸は素子インピーダンスRであ る。表示部の面 ((1 0 m 角、行列電極数m=n=500) とすると $C_{lc} = 0.2 pB$  又C = 1 pP、フレイム 周波数 F = 5 0 Hz とすると(1)式より Ron < 4 × 1 0 7 Ω 、 (2) 式 1 D Roff > 1 010 Ω.又 C\*~0.2 PF. s=5とすれば(3)式よりRon < 2×10°Ω 程 変になる。第3図の例では CdS・トランシスタで は Roff が小さく第1の基準も満足しない。又、 a - Si トランシスタでは Ronが Von≥ 40 V で もギリギリである。スインチング特性はトランジ スタの寸法やゲート酸化膜厚により変化させると とが可能であり、(1)~(3)式の条件もパラメータを 変化させれば変るが、いずれにせよCdSeやュー S: ては乗」の基準がやつとであり、第2の基準

ての大容量化に対応する。その結果、超 L S 1 技術とは違つた意味での高度なプロセス技術が必要である。 特に大面積化により集約度が低下するからより安価なプロセスが設ましく、又大面積でも均一で安定したプロセスが必要である。

(8)

には到底及ばない。

以上の機に、 Cds・、 a ー Si トランシスタのスイッチング特性の悪い原因の一つは半導体体験の移動度μが小さい事にある。第3回のスイッチング特性曲線の傾斜は移動度に大きく依存する。移動度が大きいとわずかな電圧 Vaの変化で表子インピーダンスは大巾に変化する。第3回の移動を圧が大きないかな電圧 Vaの移動をμが小さいたである。例えば、単結晶ンリコンではμ=10°へに対し Cds・ではμ=10°へにはμ=10°へにはμ=10°へにはμ=10°へにが、スイッチング特性、特に Ronを低下させ、大きな Vonを必要とする原因となつにいる。

スインチング特性を悪くしているもう一つの原因は不純物制調性の悪さにある。単結晶 S: 等を用いたMOS FETの場合ソース ドレイン間はオフ時には逆接続されたPN接合で絶縁され十分に大きなオフ抵抗 Roff を 役ている。しかし、

Cds。の場合には不純物制御性が極めて悪くPn接合を作る事が出来ない。又αーsi ではPn接合は可能であるがパントギャンブ内の単位密度が
あくよいPn接合が得られにくい。 この結果、第
3 図の低低圧側の如く有限のリーク電流が生じ十分に大きな Roff が得られない。

本発明は以上の様な従来例の欠点を大巾に改善するものであり、従来例と比べ便れたスインチング特性を有するスインチング架子を大面積低密度

ดห

粒径数μ~数10μの多結晶膜とする事が可能で、 移動産 4 は単結晶の値(数10~1000 cml/V.sec) 化近い数100cd/V·sec とする事が可能であ る。以上の如く移物度が改善された結果より低い オン電圧Vonでより小さなオン抵抗Ronが実現さ れ、前述の(1)式の基準のみならず(3)式の基準をも 十分滴尼する事が可能となつた。不純物制興性の 悪さないなりました。まないであって、 不純物制御性はその模組成に大きく依存する。ド ーピングされた不純物が伝導性を削御する為には 結晶構造中に置換的にとり込まれて活性化しなく てはならないが、多結品膜やアモルファス膜では 粒界や不完全結合の効果により十分に活用化され ナ制御性を無くしている。 **はない**な れは、これ等の粒界や不完全結合を十分に少なく てき、不純物制御性を改善する事が可能である。 その結果、スイッチング素子のスイッチング格を オフ時には不納物濃度分布によるポテンシャルス テップ、例えばPn接合等により分離可能となり Roffを十分大きくとれる。その結果、(2)式の基

形成に通した製造プロセスで形成してなる扱がパネルを提供する。辞しくは表示パネル上に形成した半事体 神殿にレーザー アニールを適するによりスインチング学性をあめるものである。

前述の如く従来切に用いる半導体導展の大点は 移動皮の低さ及び不淵物副神住の形さにある。 CdSeに戻ける移動変の過さはる結晶膜における 粒界の効果に私凶する。又αーSi にぶいてはて モルファス膜に特有な同在単位によるトラップ物 果化起因する。▼レーザーフェールを多枯崩凝やア モルファス膜を消しすと、適当な永件を出ぶ事化 より、かなり大きな粒外を持つ単档晶に近い多桁 弱酸とする事が出来る。との解釈、周在単位が放っ 少してトラツブ効果も小さくなり粒界効果による 影響も小さくなつて必動を《【大巾に過失する。 S: を測にとるとCVD法による多数弱感(放後 = 10001 ) の移動設具は収上の耐人リッチャで、で あり、クロー放電分解法により水器な加された。 - Si の移動男 # は 1 で! ~ 1 で! d/ V.sicで あるのに対し、<u>ロナ鉄も以口</u> あるのに対し、ローザーアニールを陥すかにより

120

避も十分満足し臭好な表示が可能となる。以上の かは となっ、以上の かは となっ、スインチング素子にレー ザーアニールを施した半導体を用いる事によりス インチングネ子特性は大巾に改善され、表示部の 表示特性が改善されるのみならず周辺回路も表示 パネル上に形成可能となり接続線数等が大巾に低 減される等導産を大巾に適適化する事が出来る。

更にいってニールは表示パネルのような大面積低密度に分布した素子製造プロセスには分布した素子製造の布やガススには分布、支持構造等により大面積均一、連貫が出来では分のでは、サールには一がでした。東西の処理はは全面を一様に必理するから、大面積では全面を一様に必理するから、大面積では全面を一様に必理するから、、、パスルののは、でない。この点で、サールには対象所の理でもるから低密度処理としては非常に効率的である。

以上の如く、本発明による表示パネルは従来例にない優れた特性、製造性を有している。以下実

施例について説明する。

第4回は実施例に用いたスイッチング案子の形 成プロセスの説明図である。 50は基板であり本 例では石英ガラスを用いた。基板をよく洗浄した 後旗圧CVD法により多結晶ンリコン膜を基板上 VC 5000 A~14 m 程度形成した。次にトランジス タを形成する部分にポロンを打ち込み、読いてそ の部分にレーザ光を照射してアニールした。レー ザーは10wのCwのアルゴンレーザーを用いた。 勿論間欠発振のレーザーを用いてもよい。 第4図 (1) に於いて22の部分がトランジスタ形成領域で あり、 P 型にドーピングされた後レーザー光21 によりアニールされて、 数μ m ~数 1 0 μ m オー **タの粒径を持つP型領域となつている。 2 3 は形** 成したままの多結晶膜であり粒径1000~程度で 低不純物濃度の高抵抗体である。続いてフィール ド酸化膜 2 6 及びゲート酸化膜 2 5 を形成し、再 びで、VD法によりゲート及び多層配換形の多結晶 シリコン膜27、28を形成する。更に24の方 向から『型不純物を添加しソース、ドレイン領域

OE) .

サンプリングパルス発生国路より12で供給されるサンプリングパルスにより、 bi ~ bi 各电極化設議されたスインチングボチを選択的に導躍させ投示情報迅速回路 4 より11で供給される投示信号を各列運体に振り分ける4Kより表示パネル9と表示情報処理回路 4 との相互配機を吸少させている。

以上の例では設示パネルからの引き出し配線は 11、12、13の配線であり、400×400 環 度の設示要深数の場合でも50本以下で派外炎示 該社全体の構造は大巾に開始化されるが、本発明 の知くレーザーアニールを癒した半導体を用いれ は十分に達成可能となる。

以上の如く、レーザーアニールを応されたギザ 体部を含んでなるスインチングボチを表示パネル 上化形収した本治明は、 Aのて使れた対がパネル を提供するものである。

は、実施門ではCVD低による多治晶シリコンを用いたが、アモルファス後でも又油の半場体に <u>45×電子駅・レーデーのセニアンセートとをエフェールはよびにい</u> 於いても本法的は有効であるが又、共ホパネルに の n 型部の形成及び、多結晶シリコン腹 2 7、28 の 導電率の向上を行う。再び絶縁 験及びスルーホールを設けた後、電優部 2 9、 3 0、 3 1 を形成する。

以上の方法で形成したシリコン膜の移動変μは 200~500 cm/V.sec となり、pn接合のも れて流も少なく、トランジスタのスインチング持 性は無3図41となり、表示部は勿論周辺回路の 表示パネル上の形成も可能である。 第 5 凶及び勇 6 図は以上の方法で形成されるスイッチング素子 を用いて作られる表示パネル及び表示装置の一例 である。第5図は表示パネル上の回路配慮凶であ り、1が表示部、2が行電値ドライバ、8は列電 極に印加される信号を制御するスイッチマトリク スである。行電値ドライバには浮遊容量を利用し たダイナミック・シフト・レジスタを採用した。 クロック回路より供給されるクロック信号す、す ø。 及び一定電位信号 V1、V2等の信号 1 3 を入力 する事により各行電磁に殻脂次式の走を信号を印 加する。スイツチマトリクス8は、第6凶10の

Œ,

#### 4. 図面の簡単な説明


装置全体のプロンク図である。

- 1 … 表示部、
- 2…行電極ドライバ、
- 3 … 列電値ドライバ、
- · 6 ··· CdSe トランジスタのスインチング特性、
- 7 ... a S: トランジスタのスイッチング存性、
- 4 1 … レーザーフェール された多結晶 S z トラ ンジスタのスイツチング 特性、
- 21…レーザー光。


出 蛸 人 シチズン時計株式会社

代理人 弁理士 金山敏彦

### 第2図



### 第1図



## 第3図

